AMD wirbt bei Samsung um die Fertigung von Zen 6. Die Ausbeute-Mathematik ist die eigentliche Geschichte.
Kernaussagen
- Berichten zufolge befindet sich AMD in fortgeschrittenen Gesprächen, Zen-6-Chips in Samsungs 2-nm-Knoten fertigen zu lassen, angetrieben durch Lieferengpässe bei TSMC und nicht durch eine Präferenz für Samsungs Prozessreife.
- Ausbeute und Wafer-Verfügbarkeit sind unterschiedliche Risiken: Eine geringere Ausbeute erhöht die Kosten pro Chip, aber ein Versorgungsengpass kann Lieferungen vollständig stoppen. AMD scheint das zweite Risiko zu managen.
- Beobachten Sie den Venice-Serverchip (mit bis zu 256 Kernen, erwartet im vierten Quartal 2026) als erstes reales Signal dafür, ob diese Strategie zur Foundry-Diversifizierung die Produktion erreicht.
Theo · Jun 23, 2026AMD befindet sich Berichten zufolge in fortgeschrittenen Gesprächen, Zen-6-Chips bei Samsung fertigen zu lassen – und tauscht dabei bekannte Ausbeute-Risiken gegen Versorgungssicherheit ein. Diese Entscheidung zeigt, wie Chiphersteller über Foundry-Wirtschaftlichkeit nachdenken.
AMD befindet sich Berichten zufolge in fortgeschrittenen Gesprächen, Zen-6-Chips bei Samsung fertigen zu lassen – ein Tausch bekannter Ausbeute-Risiken gegen Versorgungssicherheit –, und diese Entscheidung zeigt, wie Chiphersteller über Foundry-Wirtschaftlichkeit nachdenken.
Stellt euch vor, wie Lisa Su im März 2026 durch die Gänge von Samsungs Fab-Komplex in Pyeongtaek läuft. Sie ist nicht für ein Pressefoto dort. Sie ist dort, weil der weltweit gefragteste Chiphersteller, TSMC, keine unbegrenzte Anzahl an Wafer-Starts vergeben kann – und der Wettbewerb um die fortschrittlichsten Fertigungsknoten so intensiv ist, dass selbst AMD, einer seiner wichtigsten Kunden, leise nach einem Backup-Plan Ausschau hält. Dieser Besuch, vom Samsung Global Newsroom bestätigt, erwies sich als sichtbare Spitze einer strukturell weit interessanteren Verhandlung.
Was AMD und Samsung tatsächlich vereinbart haben
Die formale Ebene dieser Geschichte ist bereits öffentlich bekannt. Laut dem Samsung Global Newsroom unterzeichneten AMD und Samsung am 18. März 2026 im Pyeongtaek-Komplex von Samsung ein Memorandum of Understanding – mit AMD-CEO Dr. Lisa Su und Samsung-Vizevorsitzendem und CEO Young Hyun Jun als Unterzeichner. Das MOU umfasst die HBM4-Speicherversorgung für AMDs Instinct MI455X GPUs sowie DDR5-Lösungen der nächsten Generation für AMD EPYC-Prozessoren und die AMD Helios-Plattform.
Das ist die offizielle Version: ein Speicher-Deal, freundlich und übersichtlich. Darunter geschieht jedoch etwas strukturell Interessanteres.
Laut Wccftech, unter Berufung auf das koreanische Medienhaus EDaily und ungenannte Branchenquellen (wie von Let's Data Science berichtet), befindet sich AMD in „fortgeschrittenen Gesprächen" mit Samsungs Foundry-Sparte, um KI-fokussierte CPUs und Beschleuniger auf Samsungs 2-nm-Prozess fertigen zu lassen. Die Gespräche sollen zwei konkrete Codenamen umfassen: Venice, beschrieben als ein rechneroptimiertes Zen-6-Design, und Verano, eine auf agentische KI ausgerichtete Variante. PC Gamer ordnete die Kontaktaufnahme unabhängig davon so ein, dass AMD damit TSMCs knappes Angebot an Wafern für fortschrittliche Knoten ausgleichen möchte.
Dabei handelt es sich nicht um bestätigte Aufträge, und AMD hat die Foundry-Gespräche öffentlich nicht bestätigt. Aber das Signal lässt sich kaum missverstehen.
Die Zen-6-Roadmap und warum die Foundry-Frage wichtig ist Um zu verstehen,
warum das Beachtung verdient, muss man wissen, was Zen 6 sein soll. Laut dem Wikipedia-Artikel zu Zen 6 ist die Architektur (Codename Morpheus) derzeit für TSMCs 3-nm- und 2-nm-Prozesse geplant. Datacenter-Varianten werden für Q4 2026 erwartet, Desktop-Varianten unter dem Namen Ryzen 10000 für die erste Jahreshälfte 2027. Die Server-Produktlinie mit dem Codenamen Venice zielt auf bis zu 256 Kerne ab.
Das ist eine erhebliche Menge an Siliziumfläche – und Siliziumfläche ist genau das, was rationiert wird, wenn das Wafer-Angebot knapper wird. Hier werden die Foundry-Ökonomie zum lehrreichsten Teil der Geschichte.
Ein Fertigungsknoten ist für einen Chip nicht nur eine Leistungsvariable. Er ist eine Logistikvariable. Jeder Wafer-Start an TSMCs 2-nm-Knoten ist ein Platz, um den Dutzende Kunden gleichzeitig konkurrieren. Wenn eure KI-Beschleuniger-Roadmap von einem Prozess abhängt, um den auch Nvidia, Apple und Qualcomm kämpfen, ist euer Produktzeitplan nur so zuverlässig wie eure Position in der Warteschlange.
AMD versucht nach jeder vernünftigen Lesart, eine zweite Warteschlange aufzubauen.
Der Yield-Kompromiss: Warum dieser Schritt kontraintuitiv ist
Hier ist der Teil, der Ingenieure die Augenbrauen hochziehen lässt. Samsungs Foundry-Sparte hat in der Branche den Ruf, bei fortschrittlichen Knoten historisch hinter TSMC beim Yield zurückzuliegen. Yield ist der Prozentsatz der Chips auf einem Wafer, die am Ende funktionstüchtig sind. Ein niedrigerer Yield bedeutet mehr verschwendetes Silizium, höhere Kosten pro Chip und engere Margen bei jedem Produkt.
Wenn AMD den 2-nm-Prozess von Samsung für Zen 6 ernsthaft in Betracht zieht, akzeptiert es diesen Kompromiss implizit – im Tausch gegen Versorgungssicherheit. Das ist keine leichtsinnige Entscheidung, sondern eine kalkulierte. Man kann ein Chip-Design so anpassen, dass es mit einem weniger ausgereiften Prozess zurechtkommt. Man kann sich aber nicht aus einem Wafer-Engpass herausoptimieren, der einen daran hindert, überhaupt Produkte auszuliefern.
Die wichtigste Erkenntnis hier: Chip-Hersteller arbeiten bei nennenswerten Stückzahlen fast nie mit einer Einzel-Foundry-Strategie, wenn sie es vermeiden können. Intel fertigt sein eigenes Silizium und kauft trotzdem externe Kapazitäten hinzu. Qualcomm verteilt Aufträge je nach Produktlinie und Knotenreife auf TSMC und Samsung. AMDs potenzieller Schritt in Richtung Samsung ist ein Lehrbuchbeispiel für Supply-Chain-Diversifizierung in der Halbleiterfertigung.
Dass es dabei um einen Fertigungsknoten geht, den Samsung noch weiterentwickelt, und nicht um einen etablierten, macht diese spezielle Wette besonders lehrreich.
Was das für alle bedeutet, die
die Chip-Industrie verfolgen Wer sich mit Hardware, Halbleiter-Lieferketten oder Technologiestrategie beschäftigt, findet in dieser Geschichte eine echte Fallstudie dafür, wie reale Ingenieurentscheidungen getroffen werden. Es geht dabei selten um reine Leistungsoptimierung. Es ist oft eine Verhandlung zwischen idealen Spezifikationen und realen Einschränkungen: Wafer-Verfügbarkeit, Foundry-Beziehungen, Yield-Kurven und geopolitischer Druck auf Fertigungskonzentrationen.
Die Tatsache, dass AMD-CEO Lisa Su im März 2026 nach Pyeongtaek geflogen ist, um eine Unterzeichnungszeremonie beizuwohnen, die sowohl Speicher abdeckte als offenbar auch Foundry-Gespräche eröffnete, erinnert daran: Die physische Schicht des Computings ist auch eine strategische Schicht.
Achtet darauf, ob der Codename Venice – AMDs rechneroptimierter Zen-6-Server-Chip mit bis zu 256 Kernen laut Wikipedia-Roadmap-Daten – mit Fertigungsdetails von Samsung auftaucht, wenn sich das Datacenter-Startfenster im Q4 2026 nähert. Falls ja, habt ihr in Echtzeit beobachtet, wie eine Lieferketten-Absicherung zum versandfertigen Produkt wurde. Das ist in etwa so nah an einer Live-Lektion in Foundry-Ökonomie, wie die Branche sie bietet.