Google hat gerade drei Millionen TPUs auf Intel Foundry gesetzt. Hier ist, warum das das Signal ist, das alle übersehen haben.

NewsPals · Jun 12, 2026

Alphabets Chipbestellung für 2028 ist eine stille, aber folgenreiche Entscheidung für einen zweiten Anbieter fortschrittlicher Fertigungsknoten – und Nvidia dürfte genau hinsehen.

Drei Millionen ist eine große Zahl. Es ist die Art von Zahl, die in einem Beschaffungsauftrag auftaucht, in einem Lieferkettenreport vergraben wird und dann still und leise die Foundry-Landschaft für den Rest des Jahrzehnts neu schreibt. Laut Tom's Hardware hat Google bei Intel eine Bestellung für mehr als drei Millionen seiner TPUs im Jahr 2028 aufgegeben – nach monatelangen Tests von Intels Advanced Packaging. Dieses letzte Detail ist dasjenige, das man sich merken sollte: monatelange Tests. Das war keine strategische Pressemitteilung. Es war eine Ingenieursentscheidung.

Was Google tatsächlich bestellt hat – und warum das Packaging-Detail wichtig ist

TPUs, also Tensor Processing Units, sind Googles maßgeschneiderte Beschleuniger-Chips, eigens entwickelt, um die Matrixberechnungen durchzuführen, die maschinellen Lernarbeitslasten zugrunde liegen. Sie sind keine Allzweckprozessoren. Google entwirft sie intern, was bedeutet, dass die Wahl des Herstellers vollständig bei Google liegt. Jahrelang lautete die Standardantwort für alle, die auf fortgeschrittenen Nodes bauten, TSMC – und das aus gutem Grund: TSMC hat die Ausbeuten, die Kapazität und die Erfolgsbilanz. Wenn Tom's Hardware also berichtet, dass Google Intel für mehr als drei Millionen dieser Chips mit Lieferung für 2028 gebucht hat, lautet die interessante Frage nicht „wie viele", sondern „warum Intel, und warum jetzt".

Die Antwort steckt im Begriff „Advanced Packaging". Tom's Hardware stellt fest, dass die Bestellung nach monatelangen Tests von Intels Advanced-Packaging-Fähigkeiten erfolgte, und berichtet außerdem, dass SK Hynix Intels EMIB-Packaging für die HBM-Integration testet. EMIB, oder Embedded Multi-die Interconnect Bridge, ist Intels Technologie, um mehrere Chiplets auf einem einzigen Package mit hoher Bandbreite und geringem Energieaufwand zu verbinden. Man kann es sich so vorstellen: Wenn ein einzelner monolithischer Chip eine einzige Küche ist, die alles erledigt, dann ist ein Multi-die-Package, das durch EMIB verbunden ist, eine Reihe spezialisierter Küchen, die ein sehr schnelles Durchreiche-Fenster teilen. Das Essen kommt schneller an, und jede Küche kann für ihre eine Aufgabe optimiert werden. Google hat dieses Fenster offenbar getestet und für gut befunden.

Der Nvidia-Aspekt: Eine Bewertung, keine Verpflichtung

Wenn die Google-Bestellung die Schlagzeile ist, dann ist das Nvidia-Detail der Subtext, der die Geschichte strukturell interessant macht. TrendForce berichtet, dass Nvidia Intels 18A-Prozessknoten für ein Multi-die-GPU-Design evaluiert. Man beachte die genaue Formulierung: evaluiert. Das ist keine Bestellung. Es ist nicht einmal eine Verpflichtung zum Tape-out. Aber in der Halbleiterindustrie ist die Tatsache, dass Nvidias Ingenieure sich mit Intels Process Design Kits zusammensetzen und Machbarkeitsstudien durchführen, an sich schon bedeutsame Information.

Nvidias GPU-Packaging gehört bereits zu den komplexesten der Branche, mit Multi-die-Baugruppen und HBM-Stacks, die Foundry-Partner erfordern, die enge Interconnect-Toleranzen einhalten können. Die Tatsache, dass Intels 18A-Knoten überhaupt auf Nvidias Shortlist steht, signalisiert, dass Intel Foundry Services eine Glaubwürdigkeitsschwelle überschritten hat, die es zuvor nicht überschritten hatte.

TrendForce rahmt dies im Kontext zunehmender Kapazitätsengpässe und einer sich ausbreitenden Tendenz führender KI-Akteure ein, ihre Foundry-Beziehungen zu diversifizieren. Diese Rahmung verdient es, ernst genommen zu werden. Wenn ein einzelner Lieferant den Großteil der Advanced-Node-Kapazität kontrolliert, trägt jeder nachgelagerte Kunde ein Konzentrationsrisiko. Ein verzögerter Prozessknoten, ein Ausbeuteproblem in einer Fab oder eine geopolitische Störung kann eine gesamte Produkt-Roadmap zum Stillstand bringen. Diversifizierung ist keine Untreue gegenüber TSMC; es ist grundlegendes Supply-Chain-Engineering.

Was uns das darüber beibringt, wie Chips tatsächlich hergestellt werden

Für Lernende, die neu in der Halbleiter-Lieferkette sind, ist diese Geschichte eine nützliche Karte, wie die Branche tatsächlich funktioniert. Das Unternehmen, dessen Name auf dem Chip steht – in diesem Fall Google – ist oft nicht dasjenige, das ihn herstellt. Google entwirft die TPU-Architektur: die Anzahl der Matrix-Multiplikationseinheiten, die Speicherbandbreite, die Interconnect-Topologie. Intel Foundry nimmt dieses Design als einen Satz von Dateien, die Transistor-Layouts beschreiben, und verwandelt es mithilfe seiner eigenen Prozesstechnologie in physisches Silizium.

Der betreffende „Node" – ob Intel 18A oder TSMC N2 – beschreibt grob, wie klein und dicht die Transistoren sind, was sich wiederum auf Energieverbrauch, Leistung und die Anzahl der Chips auswirkt, die auf einem einzelnen Wafer Platz finden. Advanced Packaging – womit Intel seinen Fall gegenüber Google und potenziell Nvidia macht – ist die Disziplin, mehrere Dies zu einem einzigen Package zusammenzusetzen, das sich wie ein einziger Chip verhält. Das ist für KI-Beschleuniger enorm wichtig, weil der Compute-Die und der Speicher (HBM) oft auf unterschiedlichen Prozessen gefertigt werden und die Geschwindigkeit der Verbindung zwischen ihnen bestimmt, wie schnell ein Modell tatsächlich trainiert werden kann. SK Hynix testet Intels EMIB für die HBM-Integration, wie Tom's Hardware berichtet – genau dieses Problem wird hier auf der physischen Ebene gelöst. Der Speicherhersteller, die Packaging-Technologie und der Logik-Die müssen alle in Toleranzen, die in Mikrometern gemessen werden, miteinander harmonieren.

Das große Bild für alle, die den Hardware-Stack studieren

Für Studierende der Computerarchitektur, eingebetteter Systeme oder der Halbleiterbusiness-Strategie ist diese Geschichte eine Fallstudie, die es wert ist, aufgehoben zu werden. Ein Hyperscaler mit den Ressourcen, eine Bestellung für drei Millionen maßgeschneiderte Chips aufzugeben, entschied sich dafür, eine monatelange technische Validierung durchzuführen, bevor er sich verpflichtete. Dieser Prozess – das Packaging testen, den Interconnect validieren, die Ausbeute-Trajektorie bestätigen, dann die Bestellung unterzeichnen – ist der eigentliche Lehrplan hier. Es ist kein Marketing. Es ist technische Due-Diligence in großem Maßstab.

Beobachten Sie 2027 und Anfang 2028 genau. Wenn Intels Ausbeuten beim Advanced Packaging standhalten und wenn Nvidias 18A-Evaluierung zu einem tatsächlichen Tape-out fortschreitet, wird die Foundry-Landschaft deutlich anders aussehen als heute. Für Chip-Designer, Embedded-Systems-Ingenieure und alle, die Hardware entwickeln, die letztendlich hergestellt werden muss, ist das Verständnis, warum Kunden eine Foundry einer anderen vorziehen und welche technischen Erkenntnisse diese Wahl antreiben, Wissen, das sich über eine gesamte Karriere hinweg verzinst.

Quellen