SMIC N+3 Teardown : Comment le multi-patterning DUV a surpassé l'Intel 18A

Prenez un Huawei Kirin 9030 en main, et vous tenez l'un des objets semiconducteurs les plus instructifs de ces dernières années : une puce dont le pas métallique minimal est plus serré que celui du nœud phare d'Intel, fabriquée sans l'outil de lithographie que l'industrie considérait depuis longtemps comme indispensable à cette densité. Ce n'est pas une affirmation de communiqué de presse. C'est ce que SemiAnalysis a documenté lorsque leur laboratoire d'ingénierie de démontage a placé la puce sous le microscope électronique.

Ce que le pas métallique révèle vraiment

Avant les chiffres, une petite mise en contexte sur la mesure qui compte ici. Le pas métallique est la distance centre à centre entre deux pistes de câblage adjacentes sur la couche métallique la plus dense d'une puce. Imaginez les voies d'une autoroute : plus les voies sont étroites, plus on peut faire passer de trafic sur la même surface. Un pas métallique plus serré signifie davantage de transistors par millimètre carré, ce qui se traduit directement par plus de puissance de calcul ou plus de cache intégré dans la même superficie de die.

Les noms de nœuds comme « 5 nm » ou « 7 nm » sont des appellations marketing qui n'ont pratiquement plus aucune signification géométrique à ce stade de l'histoire de l'industrie. Le pas métallique est l'une des rares mesures qui vous donne un chiffre réel, comparable d'un fondeur à l'autre.

Avec cette base posée, voici le chiffre que SemiAnalysis a mis en lumière dans son démontage du Kirin 9030 : le SMIC N+3 présente un pas métallique local minimal de 32,5 nm. Les processeurs Intel Panther Lake, fabriqués sur 18A, affichent un pas métallique minimal de 36 nm, selon la même analyse de SemiAnalysis. Cela représente environ 10 % de plus de serrage pour SMIC sur cette dimension spécifique, comme le rapporte Windows Forum dans son résumé des conclusions du démontage.

SemiAnalysis formule le résultat avec honnêteté : le chiffre mis en avant est exact, mais incomplet, le qualifiant de métrique cherry-picked, car la densité sur une seule couche n'est qu'un seul axe de la qualité d'un procédé. L'efficacité, le contrôle du procédé et le rendement sont les autres axes, et ils racontent une histoire bien plus complexe.

Le moteur de multi-patterning sous le capot

C'est ici que l'ingénierie des procédés devient véritablement fascinante. La lithographie EUV, l'outil sur lequel s'appuient TSMC, Samsung et Intel pour leurs nœuds les plus avancés, utilise une lumière de longueur d'onde de 13,5 nm pour imprimer les motifs, et peut définir une couche métallique dense en une seule exposition. SMIC ne dispose pas de l'EUV. Le fondeur travaille avec des scanners à immersion DUV, qui fonctionnent à une longueur d'onde de 193 nm, comme le confirme TechPowerUp dans sa couverture du jalon de production en volume du N+3. Cet écart de longueur d'onde n'est pas une erreur d'arrondi : 193 nm représente plus de quatorze fois la longueur d'onde de 13,5 nm, et c'est la longueur d'onde qui limite fondamentalement la finesse des motifs qu'on peut résoudre en une seule prise.

La réponse technique à cette contrainte est le multi-patterning. On décompose une couche dense en plusieurs expositions séquentielles, chacune imprimant un sous-ensemble du motif final, puis on les aligne et on les combine. La newsletter semiconducteur du Dr Robert Castellano explique directement le défi central : multiplier les passes augmente les risques de désalignement, qui se manifeste par des pertes de rendement, c'est-à-dire que davantage de dies sont défaillants ou déclassés. Un pas métallique plus serré amplifie ce risque, car des pistes plus rapprochées créent plus facilement des courts-circuits ou des ruptures en cas de désalignement imparfait.

Ce que SMIC a démontré avec le N+3, c'est que la co-optimisation conception-technologie, ou DTCO, combinée à un multi-patterning DUV agressif, peut combler une part surprenante de l'écart avec l'EUV sur la seule dimension de la densité. Le coût de cet exploit d'ingénierie se paye en complexité de procédé, et non dans le chiffre affiché sur l'étiquette du nœud.

Ce que le démontage révèle sur la qualité du procédé

Le rapport SemiAnalysis veille à ne pas laisser le titre sur le pas métallique s'emballer sans nuance, et cette rigueur est précisément ce qui le rend digne d'étude. Leur analyse établit que le N+3 atteint la densité du TSMC N6 grâce à un multi-patterning DUV agressif et au DTCO, mais en paie le prix en complexité, en efficacité et en contrôle du procédé. Le N6 n'est pas un nœud de pointe selon les standards actuels ; l'égaler via un chemin de procédé plus élaboré représente une vraie progression, qui mérite d'être reconnue comme telle, tout en étant comprise pour ce qu'elle est réellement.

Pour les apprenants qui étudient la technologie des procédés semiconducteurs, le démontage du Kirin 9030 est un cas d'étude précieux pour comprendre pourquoi les comparaisons basées sur une seule métrique sont trompeuses. Une puce qui l'emporte sur le pas métallique minimal peut néanmoins être en retrait sur la densité de transistors par surface, l'efficacité énergétique à une fréquence donnée, ou le rendement de fabrication. TechPowerUp note que le SMIC N+3 représente une génération complète d'avance sur l'ancien nœud N+2, le procédé de classe 7 nm utilisé pour les accélérateurs IA Ascend de Huawei et les composants d'infrastructure, ce qui confirme que la progression est réelle.

La leçon que nous enseigne ce démontage est que la technologie des procédés est un problème multidimensionnel, et tout analyste, étudiant ou ingénieur qui le réduit à un seul chiffre laisse l'essentiel de l'histoire de côté.

Pourquoi cela compte pour quiconque étudie l'ingénierie semiconducteur

L'histoire du SMIC N+3 illustre concrètement un principe que l'on retrouve constamment en ingénierie : les contraintes stimulent la créativité. Lorsque la voie directe est inaccessible, les ingénieurs en trouvent une autre, et parfois cette voie révèle des capacités que l'approche conventionnelle avait masquées. Le multi-patterning DUV était largement considéré comme une impasse en matière de miniaturisation. Le démontage du N+3 montre qu'avec un investissement suffisant dans le DTCO et le contrôle du procédé, le plafond est plus élevé que beaucoup ne le supposaient.

Si vous étudiez la conception de puces, l'ingénierie des procédés ou la fabrication de semiconducteurs, le démontage de SemiAnalysis mérite d'être lu dans son intégralité. Il modélise la rigueur analytique qui distingue une évaluation sérieuse des procédés de la simple recherche de titres accrocheurs : mesurer les bonnes choses, rapporter ce que l'on a trouvé, et être explicite sur ce que les données ne prouvent pas. Le rapport de l'AEI sur la lithographie et l'autonomie dans les puces fournit un contexte politique utile sur la manière dont ces choix de fabrication s'inscrivent dans le paysage industriel plus large.

La prochaine chose à surveiller est de savoir si SMIC peut améliorer le rendement à l'échelle du N+3, car un pas métallique serré produit en faibles volumes et à coût élevé n'est qu'une preuve de concept d'ingénierie. Le même pas métallique produit en grands volumes et à coût compétitif serait une tout autre affaire.