SMIC N+3 Teardown: Bagaimana DUV Multi-Patterning Mengungguli Intel 18A

Pegang Huawei Kirin 9030 dan kamu sedang memegang salah satu objek semikonduktor paling instruktif dalam ingatan terkini: sebuah chip yang mencapai metal pitch minimum lebih rapat dibandingkan node unggulan Intel, dibangun tanpa alat litografi yang selama ini dianggap industri sebagai syarat mutlak pada kepadatan ini. Itu bukan klaim siaran pers. Itulah yang didokumentasikan oleh SemiAnalysis ketika lab rekayasa teardown mereka menempatkan chip tersebut di bawah mikroskop elektron.

Apa yang Sebenarnya Ditunjukkan oleh Metal Pitch

Sebelum masuk ke angka-angka, ada baiknya kita pahami dulu metrik yang paling penting di sini. Metal pitch adalah jarak pusat-ke-pusat antara jalur kabel yang berdekatan pada lapisan metal terpadat di sebuah chip. Bayangkan seperti lebar lajur di jalan tol: semakin sempit lajurnya, semakin banyak lalu lintas yang bisa diarahkan melalui lahan yang sama. Metal pitch yang lebih rapat berarti lebih banyak transistor per milimeter persegi, yang secara langsung berarti lebih banyak daya komputasi atau cache yang bisa dikemas dalam area die yang sama.

Nama node seperti "5nm" atau "7nm" adalah label pemasaran yang hampir tidak memiliki makna geometris pada titik ini dalam sejarah industri. Metal pitch adalah salah satu dari sedikit pengukuran yang memberimu angka nyata dan bisa dibandingkan secara setara antar pabrik chip.

Dengan pemahaman dasar itu, inilah angka yang dimunculkan SemiAnalysis dalam teardown Kirin 9030 mereka: SMIC N+3 dikirimkan dengan metal pitch lokal minimum sebesar 32,5 nm. CPU Panther Lake Intel, yang dibangun di atas 18A, memiliki metal pitch minimum sebesar 36 nm, menurut analisis SemiAnalysis yang sama. Itu sekitar 10% lebih rapat untuk SMIC pada dimensi spesifik ini, sebagaimana dilaporkan oleh Windows Forum yang merangkum temuan teardown tersebut.

SemiAnalysis menyampaikan hasilnya dengan jujur: angka utama itu benar tetapi tidak lengkap, menggambarkannya sebagai metrik yang dipilih secara selektif, karena kepadatan pada satu lapisan hanyalah satu sumbu dari kualitas proses. Efisiensi, kontrol proses, dan yield adalah sumbu-sumbu lainnya, dan ketiganya menceritakan kisah yang lebih kompleks.

Mesin Multi-Patterning di Balik Layar

Di sinilah rekayasa proses menjadi benar-benar menarik. Litografi EUV, alat yang diandalkan TSMC, Samsung, dan Intel untuk node mereka yang paling agresif, menggunakan cahaya dengan panjang gelombang 13,5 nm untuk mencetak fitur, dan dapat mendefinisikan lapisan metal yang padat dalam satu kali eksposur. SMIC tidak memiliki EUV. Foundry ini bekerja dengan pemindai imersi DUV yang beroperasi pada panjang gelombang 193 nm, sebagaimana dikonfirmasi TechPowerUp dalam liputan mereka tentang tonggak produksi volume N+3.

Selisih panjang gelombang itu bukan kesalahan pembulatan: 193 nm lebih dari empat belas kali lebih panjang dari 13,5 nm, dan panjang gelombang itulah yang secara fundamental membatasi seberapa kecil fitur yang bisa kamu cetak dalam satu kali tembakan.

Respons rekayasa terhadap kendala ini adalah multi-patterning. Kamu memecah satu lapisan padat menjadi beberapa eksposur berurutan, masing-masing mencetak sebagian dari pola akhir, lalu menyelaraskan dan menggabungkannya. Newsletter semikonduktor Dr. Robert Castellano menjelaskan tantangan intinya secara langsung: semakin banyak tahapan, semakin tinggi peluang ketidakselarasan, yang muncul sebagai kehilangan yield, artinya lebih banyak die yang gagal atau diturunkan kelas. Metal pitch yang lebih rapat memperkuat risiko tersebut karena kabel yang padat lebih mudah mengalami hubungan pendek atau putus ketika penyelarasan tidak sempurna.

Yang telah didemonstrasikan SMIC dengan N+3 adalah bahwa optimasi co-design-teknologi, atau DTCO, dikombinasikan dengan multi-patterning DUV yang agresif, dapat menutup kesenjangan yang mengejutkan dengan EUV pada dimensi kepadatan saja. Biaya dari pencapaian rekayasa itu dibayar dalam kompleksitas proses, bukan dalam angka yang tercetak pada label node.

Apa yang Diungkapkan Teardown tentang Kualitas Proses

Laporan SemiAnalysis berhati-hati untuk tidak membiarkan judul metal pitch berjalan tanpa kendali, dan ketepatan itulah yang membuatnya layak dipelajari. Analisis mereka menemukan bahwa N+3 mencapai kepadatan TSMC N6 melalui multi-patterning DUV yang agresif dan DTCO, tetapi membayarnya dengan kompleksitas, efisiensi, dan kontrol proses. N6 bukanlah node tepi terdepan berdasarkan standar saat ini; menyamainya melalui jalur proses yang lebih rumit adalah kemajuan nyata, dan hal itu harus diakui sebagaimana mestinya, sambil juga dipahami untuk apa adanya.

Bagi para pelajar yang mempelajari teknologi proses semikonduktor, teardown Kirin 9030 adalah studi kasus yang berharga tentang mengapa perbandingan metrik tunggal bisa menyesatkan. Sebuah chip yang menang pada metal pitch minimum bisa tetap tertinggal dalam hal kepadatan transistor per area, efisiensi daya pada frekuensi tertentu, atau yield manufaktur.

TechPowerUp mencatat bahwa SMIC N+3 satu generasi penuh lebih maju dari node N+2 yang lebih lama, yaitu proses kelas 7nm yang digunakan untuk akselerator AI Ascend Huawei dan komponen infrastruktur, sehingga perkembangannya memang nyata.

Pelajaran yang diajarkan teardown ini adalah bahwa teknologi proses adalah masalah multidimensi, dan analis, mahasiswa, atau insinyur mana pun yang mereduksinya menjadi satu angka sedang meninggalkan sebagian besar cerita di atas meja.

Mengapa Ini Penting bagi Siapa Saja yang Belajar Rekayasa Semikonduktor

Kisah SMIC N+3 adalah demonstrasi praktis dari sebuah prinsip yang terus muncul dalam dunia rekayasa: kendala mendorong kreativitas. Ketika jalur mudah tidak tersedia, para insinyur mencari rute lain, dan terkadang rute itu mengungkapkan kemampuan yang tertutupi oleh pendekatan konvensional. Multi-patterning DUV secara luas diperlakukan sebagai jalan buntu dalam penskalaan. Teardown N+3 menunjukkan bahwa dengan investasi yang cukup dalam DTCO dan kontrol proses, batas atasnya lebih tinggi dari yang banyak diasumsikan.

Jika kamu mempelajari desain chip, rekayasa proses, atau manufaktur semikonduktor, teardown SemiAnalysis layak dibaca secara penuh. Ia memodelkan disiplin analitis yang memisahkan evaluasi proses yang serius dari perburuan judul: ukur hal yang tepat, laporkan apa yang kamu temukan, dan jelaskan secara eksplisit apa yang tidak dibuktikan oleh data.

Laporan AEI tentang litografi dan kemandirian chip memberikan konteks kebijakan yang berguna tentang bagaimana pilihan manufaktur ini sesuai dengan lanskap industri yang lebih luas.

Hal berikutnya yang perlu diperhatikan adalah apakah SMIC dapat meningkatkan yield pada skala N+3, karena metal pitch yang rapat yang dikirimkan dalam volume rendah dan biaya tinggi adalah bukti konsep rekayasa. Metal pitch yang sama yang dikirimkan dalam volume tinggi dan biaya kompetitif akan menjadi sesuatu yang sama sekali berbeda.