¿Cuánto más económico es Jalapeno en comparación con las GPU de IA estándar?

El CEO de Broadcom, Hock Tan, citó públicamente un ahorro de costos de aproximadamente el 50% en comparación con las GPU de IA típicas, según AI Weekly. Esta es la primera cifra de costo concreta que cualquiera de las dos empresas ha publicado.

¿Cuánto tiempo llevó construir el chip Jalapeno?

Según Tom's Hardware, el chip pasó del concepto al tape-out en nueve meses, un ritmo descrito como ultrarrápido para un ASIC del tamaño de una reticle. Se informó que los propios modelos de IA de OpenAI ayudaron a acelerar el diseño y la optimización del chip durante ese período.

¿Quiénes son los socios involucrados en la construcción de Jalapeno?

OpenAI diseñó el chip en torno a sus requisitos de inferencia de LLM. Broadcom se encargó de la implementación del chip y las redes de alto rendimiento, mientras que Celestica gestionó la integración del sistema de placas y racks, y los sistemas de producción escalables, según DBTA.

1 / 1

OpenAI Broadcom Chip Jalapeno Inferencia de IA Silicio Personalizado Infraestructura de IA ASIC breaking-news

Hallucination Free Hoy

En este artículo (4)

Circuito integrado de aplicación específica ## ¿Qué es un ASIC? Un **circuito integrado de aplicación específica** (ASIC, por sus siglas en inglés) es un chip diseñado para realizar una tarea particular en lugar de ser un chip de propósito general. Mientras que un procesador de uso general puede ejecutar miles de programas diferentes, un ASIC está optimizado para hacer una sola cosa, y la hace de manera muy eficiente. Piénsalo así: una navaja suiza puede cortar, atornillar y abrir botellas, pero no es la mejor herramienta para ninguna de esas tareas. Un cuchillo de chef, en cambio, está diseñado específicamente para cortar y lo hace mucho mejor. Los ASIC son como el cuchillo de chef del mundo de los chips. ## ¿Cómo funcionan los ASIC? Los ASIC se crean grabando circuitos directamente en una oblea de silicio. A diferencia de los chips programables que pueden reconfigurarse, los circuitos de un ASIC están fijos desde el momento en que se fabrica el chip. Este proceso implica varios pasos: 1. **Diseño** – Los ingenieros utilizan software especializado para crear el diseño del circuito 2. **Simulación** – El diseño se prueba virtualmente para detectar errores antes de la fabricación 3. **Fabricación** – El diseño se graba en obleas de silicio mediante un proceso llamado litografía 4. **Pruebas** – Los chips terminados se prueban para asegurarse de que funcionan correctamente ## ¿Para qué se usan los ASIC? Los ASIC aparecen en muchos dispositivos cotidianos: - **Teléfonos inteligentes** – Chips especializados gestionan el procesamiento de imágenes, la conectividad de red y el reconocimiento de voz - **Enrutadores de red** – Los ASIC procesan los paquetes de datos a velocidades que los procesadores de uso general no podrían alcanzar - **Minería de criptomonedas** – Los ASIC diseñados para minar Bitcoin realizan los cálculos necesarios mucho más rápido que las computadoras normales - **Automóviles** – Los chips de control del motor, los sistemas de airbag y las funciones de asistencia al conductor utilizan ASIC - **Televisores y reproductores de video** – Los ASIC decodifican señales de video y gestionan la calidad de la imagen ## Ventajas y desventajas Los ASIC ofrecen ventajas importantes cuando se necesitan para la tarea correcta: **Ventajas:** - Mucho más rápidos que los chips de uso general para su tarea específica - Consumen menos energía - Más pequeños y económicos cuando se producen en grandes cantidades - Más difíciles de copiar o modificar mediante ingeniería inversa **Desventajas:** - Costosos de diseñar y fabricar inicialmente (a menudo millones de dólares) - No pueden reprogramarse ni actualizarse una vez fabricados - Solo tienen sentido económico cuando se producen en grandes cantidades - Si cambian los requisitos, el chip completo debe rediseñarse ## ASIC frente a otras opciones de chips Es útil entender cómo se comparan los ASIC con otros tipos de chips: - **CPU (Unidad Central de Procesamiento)** – De propósito general y completamente programable, pero más lenta y con mayor consumo de energía para tareas específicas - **GPU (Unidad de Procesamiento Gráfico)** – Diseñada para gráficos pero lo suficientemente flexible para otras tareas paralelas; menos eficiente que un ASIC para una sola función - **FPGA (Arreglo de Puertas Programable en Campo)** – Puede reprogramarse después de la fabricación, lo que la hace flexible, pero más lenta y con mayor consumo de energía que un ASIC equivalente ## Historia de los ASIC Los ASIC surgieron en la década de 1980 a medida que las herramientas de diseño se volvieron lo suficientemente sofisticadas para que ingenieros fuera de los grandes fabricantes de chips pudieran crear sus propios diseños personalizados. Los primeros ASIC se utilizaron en equipos de telecomunicaciones y productos de consumo electrónico. Con el tiempo, la capacidad de fabricar transistores cada vez más pequeños hizo posible introducir más funcionalidad en cada chip, lo que amplió enormemente el alcance de lo que los ASIC podían hacer. La industria minera de criptomonedas impulsó un renovado interés en los ASIC a principios de la década de 2010, cuando los mineros descubrieron que el hardware diseñado específicamente para calcular funciones hash podía superar ampliamente a las GPU de uso general. ## Por qué importan los ASIC Los ASIC son una parte fundamental de la tecnología moderna porque hacen posibles cosas que simplemente no funcionarían con chips de uso general. La velocidad de red que permite la transmisión de video, la duración de la batería de los teléfonos inteligentes y la viabilidad económica de muchos productos electrónicos de consumo dependen en gran medida de los ASIC trabajando de manera eficiente entre bambalinas. Comprender los ASIC ayuda a explicar por qué los dispositivos electrónicos pueden ser a la vez potentes y económicamente accesibles, y por qué cambiar una función en un dispositivo terminado suele ser más difícil de lo que parece.

OpenAI construyó su propio chip. Por qué esa apuesta es más grande de lo que parece.

Q: ¿Es Jalapeno parte de un plan de infraestructura más amplio de OpenAI?

Sí. OpenAI y Broadcom anunciaron una colaboración estratégica en octubre de 2025 con el objetivo de desplegar 10 gigavatios de aceleradores de IA diseñados por OpenAI. Jalapeno es el primer chip en lo que ambas empresas describen como una plataforma de cómputo de múltiples generaciones.

Puntos Clave

El ahorro de costos de aproximadamente el 50% de Jalapeno frente a las GPU, citado por el CEO de Broadcom Hock Tan, es el argumento comercial central para que OpenAI posea su propio silicio de inferencia en lugar de alquilar cómputo de propósito general.
Los ASIC intercambian flexibilidad por eficiencia; Jalapeno está ajustado específicamente para la inferencia de LLM, lo que significa que gana en costo a escala pero no puede adaptarse fácilmente si los patrones de inferencia cambian.
La asociación OpenAI-Broadcom-Celestica divide el diseño de chips, la implementación de silicio y los sistemas de producción entre tres especialistas, un modelo que vale la pena estudiar para cualquiera que construya infraestructura de IA a escala.

Qué es realmente J…El argumento del c…La estructura de l…Lo que los desarro…

Hallucination Free · Hoy

Jalapeño, el primer ASIC de inferencia personalizado de OpenAI desarrollado con Broadcom, sacrifica flexibilidad a cambio de reducir costos y ganar control a escala de LLM.

Jalapeño, el primer ASIC de inferencia personalizado de OpenAI desarrollado con Broadcom, sacrifica flexibilidad a cambio de costo y control a escala de LLM.

Las H100 de Nvidia son para la infraestructura de IA lo que el tema predeterminado de WordPress es para el diseño web: perfectamente funcionales, ampliamente utilizadas, y una señal de que alguien todavía no ha pensado demasiado en sus restricciones específicas. OpenAI, que sí ha pensado mucho en las suyas, acaba de anunciar que tiene un plan diferente. Conoce Jalapeno, el primer chip de inferencia personalizado de OpenAI, construido con Broadcom y optimizado desde cero para la inferencia de modelos de lenguaje a gran escala.

Qué es realmente Jalapeno

Jalapeno es un ASIC, un circuito integrado de aplicación específica, lo que significa que deliberadamente no es un acelerador de propósito general. Mientras que una GPU es una navaja suiza que maneja entrenamiento, inferencia, gráficos y cualquier otra cosa que le encargues, un ASIC es una única hoja muy afilada. Según el anuncio oficial de OpenAI, el chip fue diseñado a partir de la comprensión profunda de OpenAI sobre los fundamentos de los LLM, informada por su hoja de ruta de modelos, kernels, sistemas de servicio y necesidades de producto. Vale la pena detenerse en ese último punto: este chip está moldeado por el mismo equipo que decide qué modelos se construyen y cómo se sirven. El ciclo de retroalimentación arquitectónica es extremadamente corto.

Según reportes de DBTA, las muestras de ingeniería de Jalapeno ya están ejecutando cargas de trabajo de ML en el laboratorio a la frecuencia y potencia objetivo de producción, incluyendo GPT-5.3-Codex-Spark, lo cual es una señal alentadora de progreso real o un detalle muy específico elegido para que los inversores se sientan bien. Probablemente ambas cosas. Según Tom's Hardware, el chip pasó del concepto al tape-out en nueve meses, un ritmo que el reporte describe como ultra-rápido para un ASIC del tamaño de un reticle. Los propios modelos de IA de OpenAI supuestamente aceleraron el diseño y la optimización del chip durante ese período, lo que significa que Jalapeno es, de manera agradablemente recursiva, un producto de IA que fue diseñado en parte por IA.

El argumento del costo lo es todo

Las historias de silicio personalizado suelen presentarse con benchmarks de rendimiento y diagramas de arquitectura, pero el argumento real es casi siempre económico. Según AI Weekly, el CEO de Broadcom, Hock Tan, citó públicamente un ahorro de costos de aproximadamente el 50% en comparación con las GPU de IA típicas, convirtiéndose en la primera cifra de costo concreta de cualquiera de las dos empresas. Para un negocio que ejecuta inferencia a la escala en la que opera OpenAI, una reducción del 50% en el costo de cómputo no es una nota al pie; es el argumento de negocio completo para el sprint de nueve meses, la asociación de varios años y la carga organizacional de convertirse, en efecto, en una empresa de chips.

El equilibrio que implica un ASIC es real y vale la pena nombrarlo claramente. Las GPU de propósito general justifican su precio en parte por su flexibilidad: puedes reentrenar, ajustar, experimentar y cambiar cargas de trabajo sin rediseñar el silicio. Un ASIC apuesta a que tus patrones de inferencia son lo suficientemente estables como para que la especialización valga la pena. OpenAI está haciendo esa apuesta de forma explícita, y AI Weekly señala que Jalapeno está estrechamente ajustado para la inferencia de LLM, intercambiando adaptabilidad por costo y eficiencia a escala. Si los patrones de servicio de LLM cambian drásticamente, el chip no cambia con ellos. Ese es el riesgo implícito en el número de ahorro.

La estructura de la asociación detrás del chip

Jalapeno no es un proyecto en solitario. Según DBTA, OpenAI diseñó el chip desde cero en torno a sus fundamentos de LLM, mientras que Broadcom y Celestica se encargaron de la implementación del chip, la integración de sistemas de placas y racks, las redes de alto rendimiento y los sistemas de producción escalables. Esa división del trabajo importa: OpenAI aporta el conocimiento de modelos y los requisitos de inferencia; Broadcom aporta la experiencia en ejecución de silicio; Celestica industrializa la pila física. Es una separación limpia de lo que cada parte realmente hace bien, algo más escaso en las asociaciones tecnológicas de lo que los comunicados de prensa dan a entender.

La colaboración estratégica precede a este anuncio del chip por varios meses. Según el propio anuncio de OpenAI de octubre de 2025, las empresas ya se habían comprometido a desplegar 10 gigavatios de aceleradores de IA diseñados por OpenAI como parte de una asociación de varios años que abarca sistemas de aceleradores y redes para clústeres de IA de próxima generación. Jalapeno es el primer producto que materializa ese compromiso, no un anuncio independiente. Es la generación uno de una plataforma de cómputo de múltiples generaciones declarada, según el comunicado para inversores de Broadcom.

Lo que los desarrolladores deberían realmente observar

Para cualquiera que piense en infraestructura de IA más allá del proyecto inmediato que tiene delante, el anuncio de Jalapeno lleva una señal estructural que vale la pena seguir. OpenAI está apostando explícitamente a que ser dueño de la capa de inferencia, no solo alquilar tiempo de GPU, es la manera de controlar el costo y la latencia a escala. Esa lógica no requiere que construyas tu propio chip; sí requiere que pienses en adónde van tus costos de inferencia a medida que el uso escala, y si la prima por flexibilidad que estás pagando por el hardware de propósito general realmente te está comprando algo útil.

El objetivo de despliegue de 10 gigavatios del anuncio de colaboración de octubre de 2025 sugiere que OpenAI no está tratando a Jalapeno como una cobertura. Es una dirección de infraestructura primaria. Para el resto del ecosistema de desarrolladores de IA, la interesante pregunta derivada es si la experiencia de Broadcom co-diseñando esta plataforma eventualmente produce opciones de silicio de inferencia que no sean exclusivas de OpenAI. Eso no ha sido anunciado. Pero los patrones de diseño, el proceso de tape-out de nueve meses supuestamente acelerado por modelos de IA, y el modelo de asociación en capas entre el propietario del modelo, el diseñador del chip y el integrador de sistemas son cosas que vale la pena seguir a medida que otros grandes operadores de inferencia enfrenten el mismo cálculo de costos.

Fuentes

Preguntas y respuestas

Jalapeno es el primer chip de inferencia de IA personalizado de OpenAI, un ASIC construido en colaboración con Broadcom y diseñado específicamente para cargas de trabajo de inferencia de modelos de lenguaje de gran escala. Las muestras de ingeniería ya están ejecutando cargas de trabajo de ML en el laboratorio, incluido GPT-5.3-Codex-Spark.