Intel 18A: Panther Lake incorpora BSPDN, GAA y Foveros-S

Un desmontaje de chip es la parte en la que el voltaje deja de ser una promesa y empieza a dejar huellas. Intel lleva años hablando de una recuperación en fabricación, pero Panther Lake nos da algo mejor que una diapositiva de hoja de ruta: evidencia material. SemiAnalysis abrió el chip de consumo más reciente de Intel y encontró Intel 18A no como un eslogan, sino como transistores, cableado, unión de portadora y decisiones de empaquetado que se pueden inspeccionar capa por capa. Para cualquiera que se interese por el silicio más que por las luces del escenario, esa es la parte interesante.

El silicio real, no la diapositiva

SemiAnalysis dice que Panther Lake estrena la primera implementación comercial de entrega de energía por la parte posterior, o BSPDN, introduce los primeros transistores gate-all-around de Intel y muestra el ensamblaje Foveros-S. Esa es la obra completa en tres actos: mover la entrega de energía detrás de la oblea, envolver la compuerta alrededor del canal con RibbonFETs y unir los mosaicos resultantes en un paquete que realmente pueda enviarse al mercado. Gate-all-around no es solo una sección transversal de transistor más bonita; es un esquema de control, como darle a la compuerta un agarre firme sobre el canal en lugar de pedirle educadamente desde el otro lado de la habitación.

SemiAnalysis dice que su desmontaje rastrea Intel 18A desde RibbonFETs de cuatro láminas y pilas de compuertas hasta contactos, cableado frontal y posterior, y la portadora unida. Eso importa porque estas son las piezas que separan un proceso real de un diagrama en una presentación principal. Si la antigua red de energía frontal era un pasillo de servicio abarrotado, lleno de tráfico tanto de señales como de energía, la energía por la parte posterior es el ascensor de carga secreto, moviendo la corriente a donde debe ir mientras despeja espacio arriba para las señales.

@title Lo que SemiAnalysis rastreó en 18A
@source Intel Panther Lake Teardown 18A BSPD GAAFET SemiAnalysis STEEL

  Foveros-S assembly
        │
  Bonded carrier
        │
  Backside wiring
        │
  Frontside wiring
        │
  Contacts
        │
  Gate stacks
        │
  RibbonFETs

@caption SemiAnalysis siguió Intel 18A desde la estructura del transistor hasta el cableado y el ensamblaje del paquete.

La cifra de densidad con mordida

TechPowerUp, al resumir el desmontaje de SemiAnalysis, informa que la lógica de cómputo de Panther Lake en 18A es similar en densidad a la lógica TSMC N3E usada en el mosaico de GPU Xe3 de 12 núcleos. También informa que SemiAnalysis situó 18A alrededor de un 18,6 por ciento más denso que la lógica de GPU Intel 3 usando un modelo de celda representativa. Es una mejora significativa porque Intel cambió la arquitectura de transistores y la entrega de energía mientras aun así logró poner en el mercado un chip de consumo comercial, lo cual se parece un poco a reconstruir la plomería y los cimientos mientras el complejo de apartamentos está recibiendo inquilinos.

La advertencia es la parte que vale la pena pegar con cinta al banco de laboratorio. TechPowerUp dice que SemiAnalysis encontró que Intel 18A no supera a TSMC N3P, TSMC N2 ni Samsung SF2 en densidad máxima. SemiAnalysis también advierte que la densidad de todo el chip depende de la mezcla de celdas y la colocación, que es la forma educada de los semiconductores de decir que un solo número puede mentir de maravilla si lo dejas solo.

El paquete cuenta la historia de la recuperación

El resumen de Remio sobre el informe de SemiAnalysis plantea el punto más amplio: Panther Lake muestra que Intel puede fabricar transistores gate-all-around y entrega de energía por la parte posterior a escala comercial, pero no demuestra que Intel esté suministrando por sí misma cada componente de vanguardia. Remio señala que Panther Lake todavía combina fabricación de Intel y TSMC, con un mosaico gráfico de gama alta que usa TSMC N3E y un mosaico de E/S que usa el proceso más antiguo TSMC N6. Esa realidad híbrida no es un fracaso; es el acuerdo moderno de los chiplets: usar la fábrica adecuada para el mosaico adecuado y luego hacer que el paquete se comporte como un solo producto.

Aquí es donde Foveros-S deja de ser una curiosidad de empaquetado y empieza a ser arquitectura de sistema. El mosaico de cómputo puede ser Intel 18A, el mosaico gráfico puede venir de TSMC N3E y el mosaico de E/S puede usar un proceso diferente, pero el cliente experimenta el paquete, no la hoja de cálculo de compras. Un buen empaquetado es el conductor de huida silencioso del silicio avanzado: si hace bien su trabajo, todos hablan de los núcleos y nadie pregunta cómo los mosaicos escaparon juntos del almacén de la física.

Lo que no mencionaron en la presentación principal

SemiAnalysis presenta Panther Lake como un cambio de promesas de hoja de ruta a silicio enviado, pero también dice que las elecciones de materiales añaden capacitancia, resistencia térmica y complejidad de proceso, mientras mejoran el control de la compuerta y reducen la resistencia. Ese es el cajón de compensaciones donde vive la ingeniería real. La energía por la parte posterior puede ayudar con el enrutamiento y la resistencia, pero cada paso extra de integración es otro lugar donde el rendimiento, el calor y la confiabilidad exigen tributo.

Así que la lectura correcta no es ni vuelta triunfal ni gráfico apocalíptico. Panther Lake hace que Intel 18A sea real de la única manera que cuenta: dentro de un chip comercial que los analistas pueden abrir y medir. Lo siguiente a observar no es si Intel puede volver a decir 18A con más confianza, sino si los productos futuros muestran un uso más amplio del nodo, mejor densidad en chips completos y empaquetado que impida que las temperaturas organicen un pequeño golpe de Estado bajo tu teclado.