Qualcomm Huawei LogicFolding: desmontaje del Kirin 9050 Pro

Lo divertido de un desmontaje es que el marketing no puede negociar con un microscopio. Puedes llamar a algo lógica apilada, pero cuando las imágenes del chip llegan a la mesa de trabajo, el silicio empieza a contar su propia historia. En el Kirin 9050 Pro, esa historia no es simplemente dos bloques de cómputo usando una gabardina. Es una aventura mucho más interesante que involucra caché, E/S, unión, patentes y el antiguo arte de ingeniería de hacer que los electrones tomen el pasillo más corto.

El acuerdo convierte el encapsulado en propiedad intelectual

TechTimes informó que Qualcomm obtuvo una licencia de las patentes de fabricación de chips LogicFolding de Huawei como parte de una licencia cruzada de varios años que cubre tecnologías 5G, inteligencia artificial, computación y redes. Tom’s Hardware, citando a Bloomberg, informó que el acuerdo cubre patentes de Huawei detrás de LogicFolding, aunque señaló que el anuncio de ninguna de las dos compañías mencionó patentes específicas, LogicFolding ni un chip que lo use. Esa pequeña omisión importa, porque el rastro comercial en papel está haciendo un cortés vals legal mientras el desmontaje hace flexiones en el estacionamiento.

Tom’s Hardware informa que el Kirin 9050 Pro ya usa LogicFolding, y que el método divide casi todos los bloques entre dos dies unidos. El mismo informe dice que las imágenes del desmontaje muestran que el die inferior contiene principalmente caché y E/S. Esa es la especificación escondida con colmillos, porque complica la idea casual de que cada die apilado es un segundo motor de cómputo atornillado debajo del primero.

@title Pila del Kirin 9050 Pro
@source Tom's Hardware

  Kirin 9050 Pro
        │
  LogicFolding
        │
  Two bonded dies
        │
  Lower die
        │
  Mostly cache I O

@caption El desmontaje apunta a una pila donde el die inferior no es principalmente de cómputo.

El desmontaje es la parte útil

Tom’s Hardware informa que el Kirin 9050 Pro se usa en el smartphone plegable en tres partes Huawei Mate XT 2, lanzado el 7 de septiembre. La lección importante de hardware no es la forma del teléfono, por encantador que sea el origami de vidrio plegable. Es la ubicación del trabajo dentro del encapsulado: la caché y la E/S en el die inferior pueden hacer que la pila se comporte menos como un apartamento de CPU de dos pisos y más como un montacargas para datos.

Piensa en el diseño tradicional de un chip como una terminal de aeropuerto enorme donde cada señal arrastra una maleta con ruedas entre puertas lejanas. LogicFolding, según lo describe Tom’s Hardware, busca una transmisión de datos más rápida como solución alternativa ante la falta de acceso de China a máquinas de litografía EUV. Si no puedes encoger todos los pasillos con las herramientas de litografía más nuevas, puedes doblar el mapa para que las salas que hablan constantemente queden más cerca. Eso no es magia, es higiene de interconexión, que es la razón poco glamorosa por la que muchos chips se sienten rápidos o no.

La caché y la E/S no son personajes secundarios

Tom’s Hardware dice que el die inferior parece ser principalmente caché y E/S, y aquí es donde la frase lógica apilada se vuelve resbaladiza. La caché no es solo almacenamiento en el sentido aburrido de un almacén. Es el cajón de bocadillos del chip, la oficina de pasaportes y el carril de emergencia, porque mantener cerca los datos usados con frecuencia puede evitar que los bloques de cómputo esperen como un auto deportivo atrapado detrás de una carroza de desfile.

La E/S es igual de importante, porque los procesadores modernos pasan una cantidad grosera de su vida moviendo bits en lugar de realizar aritmética heroica. Una pila que coloca la E/S y la caché en el vecindario vertical correcto puede reducir el dolor de las rutas de señal largas. Por eso el desmontaje es más útil que un eslogan: muestra particionamiento, no solo apilamiento. El truco de ingeniería es decidir qué va arriba, qué va abajo y cómo evitar que el calor convierta todo el sándwich en un panini lamentable.

Lo que no mencionaron en la presentación

Tom’s Hardware informó anteriormente que Huawei presentó LogicFolding y su Ley de Escalado Tau en IEEE ISCAS 2026 en Shanghái, con un objetivo de densidad de transistores de clase 1,4 nm para 2031 y un aumento declarado del 55 por ciento en la densidad de transistores. Esas son grandes afirmaciones de hoja de ruta, pero el desmontaje del Kirin 9050 Pro es el artefacto más realista porque nos da evidencia física sobre la cual discutir. Una cartera de patentes es un mapa, una presentación es una visita guiada y una foto del die es alguien abriendo el panel de servicio con una linterna.

También se está formando una historia de herramientas debajo de esto. Tom’s Hardware informó que la Escuela de Circuitos Integrados de la Universidad de Pekín presentó un prototipo de herramienta EDA adaptada a LogicFolding, usando un enfoque 3D real que optimiza un chip multicapa como una sola estructura vertical. En las primeras pruebas de diseños de circuitos de código abierto, la universidad informó una reducción del 30 por ciento en la longitud total del cableado interno, junto con mejoras en rendimiento y gestión térmica en comparación con los flujos de trabajo EDA convencionales. Ese es el lado de software del atraco: antes de apilar las bóvedas, necesitas un plano que sepa que el edificio tiene más de un piso.

Qué deberían observar después los seguidores de los chips

Tom’s Hardware informa que el acuerdo entre Qualcomm y Huawei aún está sujeto a aprobación, y que Qualcomm también pretende comprar patentes específicas de Huawei en Estados Unidos relacionadas con computación, IA, redes y otras tecnologías. TechTimes informó que Huawei espera que el valor total de sus acuerdos de licencia de patentes, incluido el acuerdo con Qualcomm, supere los 6.900 millones de dólares, según un portavoz de la compañía citado por Bloomberg. Sigue las aprobaciones, las divulgaciones de patentes si se hacen públicas y, sobre todo, el próximo desmontaje, porque las afirmaciones sobre encapsulado solo se convierten en lecciones de ingeniería cuando podemos ver dónde aterrizaron realmente los cables, la caché y la E/S.

La conclusión práctica es simple: lógica apilada no significa automáticamente cómputo apilado. Puede significar particionamiento más inteligente, rutas más cortas y un encapsulado que trata el movimiento de datos como el evento principal en lugar de la plomería que nadie fotografía. Para constructores, analistas y cualquiera que disfrute una buena revelación al microscopio, la próxima pregunta no es solo quién apila dies. Es quién apila los bloques correctos en los lugares correctos y luego evita que la factura térmica llegue como una traición.