Intel 18A : Panther Lake embarque BSPDN, GAA et Foveros-S

Un démontage de puce, c’est le moment où la tension cesse d’être une promesse et commence à laisser des empreintes. Intel parle depuis des années d’un retour en force dans la fabrication, mais Panther Lake nous offre mieux qu’une diapositive de feuille de route : des preuves matérielles. SemiAnalysis a ouvert la dernière puce grand public d’Intel et y a trouvé Intel 18A non pas comme un slogan, mais comme des transistors, du câblage, du collage sur support et des choix d’encapsulation que l’on peut inspecter couche par couche. Pour quiconque s’intéresse au silicium plutôt qu’aux effets de scène, c’est là que cela devient intéressant.

Le vrai silicium, pas la diapositive

SemiAnalysis affirme que Panther Lake inaugure la première mise en œuvre commerciale de l’alimentation par l’arrière, ou BSPDN, introduit les premiers transistors gate-all-around d’Intel et met en avant l’assemblage Foveros-S. C’est la pièce complète en trois actes : déplacer l’alimentation derrière la tranche, entourer le canal avec la grille grâce aux RibbonFETs, puis assembler les tuiles obtenues dans un boîtier réellement commercialisable. Le gate-all-around n’est pas seulement une coupe transversale de transistor plus jolie, c’est un schéma de contrôle, comme donner à la grille une prise ferme sur le canal au lieu de lui demander poliment depuis l’autre côté de la pièce.

SemiAnalysis indique que son démontage retrace Intel 18A depuis les RibbonFETs à quatre feuillets et les empilements de grille jusqu’aux contacts, au câblage avant et arrière, et au support collé. C’est important, car ce sont ces éléments qui séparent un vrai procédé d’un schéma dans une présentation. Si l’ancien réseau d’alimentation en face avant était un couloir de service encombré où circulaient à la fois les signaux et l’énergie, l’alimentation par l’arrière est l’ascenseur de fret secret, qui amène le courant là où il doit aller tout en libérant de l’espace au-dessus pour les signaux.

@title Ce que SemiAnalysis a retracé dans 18A
@source Intel Panther Lake Teardown 18A BSPD GAAFET SemiAnalysis STEEL

  Foveros-S assembly
        │
  Bonded carrier
        │
  Backside wiring
        │
  Frontside wiring
        │
  Contacts
        │
  Gate stacks
        │
  RibbonFETs

@caption SemiAnalysis a suivi Intel 18A depuis la structure des transistors jusqu’au câblage et à l’assemblage du boîtier.

Le chiffre de densité qui compte vraiment

TechPowerUp, en résumant le démontage de SemiAnalysis, rapporte que la logique de calcul en 18A de Panther Lake est similaire en densité à la logique TSMC N3E utilisée dans la tuile GPU Xe3 à 12 cœurs. Il rapporte aussi que SemiAnalysis place 18A à environ 18,6 % plus dense que la logique GPU Intel 3 avec un modèle de cellule représentative. C’est un gain significatif, car Intel a changé l’architecture des transistors et l’alimentation tout en parvenant à livrer une puce grand public commerciale, ce qui revient un peu à refaire la plomberie et les fondations pendant que l’immeuble accueille déjà des locataires.

La réserve est la partie qu’il vaut la peine de scotcher au banc de laboratoire. TechPowerUp indique que SemiAnalysis a constaté qu’Intel 18A ne devance pas TSMC N3P, TSMC N2 ni Samsung SF2 en densité maximale. SemiAnalysis rappelle aussi que la densité d’une puce entière dépend du mélange de cellules et de leur placement, ce qui est la façon polie, dans les semi-conducteurs, de dire qu’un seul chiffre peut mentir avec élégance si on le laisse seul sur scène.

Le boîtier raconte l’histoire du retour

Le compte rendu de Remio du rapport de SemiAnalysis élargit le point : Panther Lake montre qu’Intel peut fabriquer des transistors gate-all-around et une alimentation par l’arrière à l’échelle commerciale, mais cela ne prouve pas qu’Intel fournit lui-même chaque composant de pointe. Remio note que Panther Lake combine encore la fabrication Intel et TSMC, avec une tuile graphique haut de gamme utilisant TSMC N3E et une tuile d’E/S utilisant l’ancien procédé TSMC N6. Cette réalité hybride n’est pas un échec, c’est le compromis moderne des chiplets : utiliser la bonne fonderie pour la bonne tuile, puis faire en sorte que le boîtier se comporte comme un seul produit.

C’est là que Foveros-S cesse d’être une anecdote d’encapsulation et devient de l’architecture système. La tuile de calcul peut être en Intel 18A, la tuile graphique peut venir de TSMC N3E, et la tuile d’E/S peut utiliser un autre procédé, mais le client fait l’expérience du boîtier, pas du tableau d’approvisionnement. Un bon packaging est le chauffeur de fuite discret du silicium avancé : s’il fait son travail, tout le monde parle des cœurs et personne ne demande comment les tuiles se sont échappées ensemble de l’entrepôt de la physique.

Ce qu’ils n’ont pas mentionné dans la keynote

SemiAnalysis présente Panther Lake comme un passage des promesses de feuille de route au silicium livré, mais indique aussi que les choix de matériaux ajoutent de la capacité, de la résistance thermique et de la complexité de procédé, tout en améliorant le contrôle de la grille et en réduisant la résistance. C’est dans ce tiroir des compromis que vit la vraie ingénierie. L’alimentation par l’arrière peut aider le routage et la résistance, mais chaque étape d’intégration supplémentaire est un nouvel endroit où le rendement, la chaleur et la fiabilité viennent réclamer leur tribut.

La bonne lecture n’est donc ni un tour d’honneur ni un graphique de catastrophe. Panther Lake rend Intel 18A réel de la seule manière qui compte, à l’intérieur d’une puce commerciale que les analystes peuvent découper et mesurer. La prochaine chose à surveiller n’est pas de savoir si Intel peut répéter 18A avec plus d’assurance, mais si les futurs produits montrent une utilisation plus large du nœud, une meilleure densité sur des puces complètes et un packaging qui empêche la chaleur d’organiser un petit coup d’État sous votre clavier.