Qualcomm Huawei LogicFolding : démontage du Kirin 9050 Pro

Ce qui est amusant dans un démontage, c’est que le marketing ne peut pas négocier avec un microscope. On peut appeler quelque chose de la logique empilée, mais une fois que les photos des puces arrivent sur l’établi, le silicium commence à raconter sa propre histoire. Dans le Kirin 9050 Pro, cette histoire n’est pas simplement celle de deux blocs de calcul cachés sous un imperméable. C’est une affaire bien plus intéressante, qui mêle cache, E/S, liaison, brevets et l’art ancestral de l’ingénierie consistant à faire emprunter aux électrons le couloir le plus court.

L’accord transforme le packaging en propriété intellectuelle

TechTimes a rapporté que Qualcomm avait acquis une licence sur les brevets de fabrication de puces LogicFolding de Huawei dans le cadre d’un accord de licences croisées pluriannuel couvrant la 5G, l’intelligence artificielle, l’informatique et les technologies réseau. Tom’s Hardware, citant Bloomberg, a rapporté que l’accord couvre des brevets Huawei à l’origine de LogicFolding, tout en notant qu’aucune des annonces des deux entreprises ne mentionnait de brevets précis, LogicFolding, ni une puce qui l’utilise. Cette petite omission compte, car la trace commerciale écrite exécute une valse juridique polie pendant que le démontage fait des pompes sur le parking.

Tom’s Hardware rapporte que le Kirin 9050 Pro utilise déjà LogicFolding, et que la méthode répartit presque chaque bloc sur deux dies liés entre eux. Le même article indique que les images du démontage montrent que le die inférieur contient surtout du cache et des E/S. C’est la spécification cachée qui a du mordant, car elle complique l’idée un peu rapide selon laquelle chaque die empilé serait un deuxième moteur de calcul boulonné sous le premier.

@title Empilement du Kirin 9050 Pro
@source Tom's Hardware

  Kirin 9050 Pro
        │
  LogicFolding
        │
  Two bonded dies
        │
  Lower die
        │
  Mostly cache I O

@caption Le démontage indique un empilement où le die inférieur n’est pas principalement dédié au calcul.

Le démontage est la partie utile

Tom’s Hardware rapporte que le Kirin 9050 Pro est utilisé dans le smartphone Huawei Mate XT 2 à triple pli, lancé le 7 septembre. La leçon matérielle importante n’est pas la forme du téléphone, aussi délicieux que puisse être cet origami de verre pliant. C’est la répartition du travail à l’intérieur du boîtier : du cache et des E/S sur le die inférieur peuvent faire en sorte que l’empilement se comporte moins comme un appartement de processeur à deux étages et davantage comme un monte-charge pour les données.

Imaginez le plan d’une puce traditionnelle comme un immense terminal d’aéroport où chaque signal traîne une valise à roulettes entre des portes éloignées. LogicFolding, tel que décrit par Tom’s Hardware, vise une transmission de données plus rapide afin de contourner le manque d’accès de la Chine aux machines de lithographie EUV. Si vous ne pouvez pas rétrécir chaque couloir avec les outils de lithographie les plus récents, vous pouvez plier la carte pour que les pièces qui communiquent sans cesse soient plus proches les unes des autres. Ce n’est pas de la magie, c’est de l’hygiène d’interconnexion, la raison peu glamour pour laquelle de nombreuses puces donnent une impression de rapidité, ou non.

Le cache et les E/S ne sont pas des personnages secondaires

Tom’s Hardware indique que le die inférieur semble être composé surtout de cache et d’E/S, et c’est là que l’expression logique empilée devient glissante. Le cache n’est pas seulement du stockage au sens ennuyeux d’un entrepôt. C’est le tiroir à snacks de la puce, son bureau des passeports et sa voie de contournement d’urgence, car garder les données fréquemment utilisées à proximité peut empêcher les blocs de calcul d’attendre comme une voiture de sport coincée derrière un char de parade.

Les E/S sont tout aussi importantes, car les processeurs modernes passent une quantité presque insolente de leur vie à déplacer des bits plutôt qu’à accomplir de glorieux calculs. Un empilement qui place les E/S et le cache dans le bon voisinage vertical peut réduire la douleur des longs trajets de signal. C’est pourquoi le démontage est plus utile qu’un slogan : il montre le partitionnement, pas seulement l’empilement. L’astuce d’ingénierie consiste à décider ce qui doit être à l’étage, ce qui doit être au rez-de-chaussée, et comment empêcher la chaleur de transformer tout le sandwich en panini regrettable.

Ce qu’ils n’ont pas mentionné dans la keynote

Tom’s Hardware avait précédemment rapporté que Huawei avait présenté LogicFolding et sa loi d’échelle Tau à l’IEEE ISCAS 2026 à Shanghai, avec un objectif de densité de transistors de classe 1,4 nm d’ici 2031 et une hausse revendiquée de 55 % de la densité de transistors. Ce sont de grandes affirmations de feuille de route, mais le démontage du Kirin 9050 Pro est l’objet le plus concret, car il nous donne des preuves physiques sur lesquelles débattre. Un portefeuille de brevets est une carte, une keynote est une visite guidée, et une photo de die, c’est quelqu’un qui ouvre le panneau de service avec une lampe torche.

Il y a aussi une histoire d’outillage qui se forme en dessous de tout cela. Tom’s Hardware a rapporté que l’École des circuits intégrés de l’Université de Pékin avait dévoilé un prototype d’outil EDA adapté à LogicFolding, utilisant une véritable approche 3D qui optimise une puce multicouche comme une seule structure verticale. Lors de premiers tests sur des conceptions de circuits open source, l’université a annoncé une réduction de 30 % de la longueur totale du câblage interne, ainsi que des améliorations des performances et de la gestion thermique par rapport aux flux de travail EDA conventionnels. C’est le côté logiciel du casse : avant d’empiler les coffres, il faut un plan qui sait que le bâtiment a plus d’un étage.

Ce que les observateurs des puces devraient surveiller ensuite

Tom’s Hardware rapporte que l’accord entre Qualcomm et Huawei reste soumis à approbation, et que Qualcomm prévoit également d’acheter certains brevets américains de Huawei dans le calcul, l’IA, les réseaux et d’autres technologies. TechTimes a rapporté que Huawei s’attend à ce que la valeur globale de ses accords de licences de brevets, y compris l’accord avec Qualcomm, dépasse 6,9 milliards de dollars, selon un porte-parole de l’entreprise cité par Bloomberg. Suivez les approbations, les divulgations de brevets si elles deviennent publiques, et surtout le prochain démontage, car les affirmations sur le packaging ne deviennent des leçons d’ingénierie que lorsque l’on peut voir où les fils, le cache et les E/S ont réellement atterri.

La conclusion pratique est simple : la logique empilée ne signifie pas automatiquement du calcul empilé. Elle peut signifier un partitionnement plus intelligent, des trajets plus courts et un boîtier qui traite le déplacement des données comme l’événement principal plutôt que comme la plomberie que personne ne photographie. Pour les concepteurs, les analystes et tous ceux qui aiment une bonne révélation au microscope, la prochaine question n’est pas seulement de savoir qui empile des dies. C’est de savoir qui empile les bons blocs aux bons endroits, puis empêche la facture thermique d’arriver comme une trahison.