SMIC N+3 टियरडाउन: DUV मल्टी-पैटर्निंग ने Intel 18A को कैसे पीछे छोड़ा

Huawei Kirin 9030 को अपने हाथ में उठाइए और आप हाल की याददाश्त में सबसे ज़्यादा सिखाने वाली सेमीकंडक्टर वस्तुओं में से एक को थाम रहे हैं: एक ऐसा चिप जो Intel के flagship नोड से भी तंग minimum metal pitch तक पहुँचता है, और वह भी उस लिथोग्राफी टूल के बिना बना है जिसे इंडस्ट्री इस डेन्सिटी पर लंबे समय से अनिवार्य मानती आई थी। यह कोई प्रेस रिलीज़ का दावा नहीं है। यह वही है जो SemiAnalysis ने तब दस्तावेज़ किया जब उनकी teardown इंजीनियरिंग लैब ने चिप को इलेक्ट्रॉन माइक्रोस्कोप के नीचे रखा।

Metal Pitch असल में आपको क्या बताती है

नंबरों से पहले, उस मेट्रिक पर एक त्वरित दिशा-निर्देश जो यहाँ मायने रखती है। Metal pitch किसी चिप की सबसे घनी मेटल लेयर पर आसन्न वायरिंग ट्रेस के बीच center-to-center की दूरी है। इसे हाईवे पर लेन की चौड़ाई की तरह सोचिए: जितनी संकरी लेन, उतना ज़्यादा ट्रैफिक आप उसी जगह से गुज़ार सकते हैं। तंग metal pitch का मतलब है प्रति वर्ग मिलीमीटर अधिक ट्रांज़िस्टर, जो सीधे अधिक कम्प्यूट या उसी die area में पैक किए गए अधिक cache में तब्दील होता है। "5nm" या "7nm" जैसे नोड नाम इंडस्ट्री के इतिहास के इस मोड़ पर लगभग कोई ज्यामितीय अर्थ नहीं रखने वाले मार्केटिंग लेबल हैं। Metal pitch उन कुछ मापों में से एक है जो आपको fabs के पार एक वास्तविक, apples-to-apples संख्या देती है।

इस आधार के साथ, यहाँ वह आँकड़ा है जो SemiAnalysis ने अपने Kirin 9030 teardown में सामने रखा:

SMIC N+3 का minimum local metal pitch 32.5 nm है। Intel के Panther Lake CPUs, जो 18A पर बने हैं, उनका minimum metal pitch 36 nm है — यह उसी SemiAnalysis विश्लेषण के अनुसार है। इस विशेष आयाम पर SMIC के लिए यह लगभग 10% तंग है, जैसा कि teardown निष्कर्षों का सारांश प्रस्तुत करते हुए Windows Forum ने रिपोर्ट किया। SemiAnalysis परिणाम को ईमानदारी से प्रस्तुत करता है: headline नंबर सच है लेकिन अधूरा है, इसे एक cherry-picked मेट्रिक बताते हुए, क्योंकि एकल लेयर पर डेन्सिटी प्रोसेस गुणवत्ता का केवल एक आयाम है। दक्षता, प्रोसेस नियंत्रण और yield अन्य आयाम हैं, और वे एक अधिक जटिल कहानी बताते हैं।

हुड के नीचे Multi-Patterning इंजन

यहीं पर प्रोसेस इंजीनियरिंग वास्तव में दिलचस्प हो जाती है। EUV लिथोग्राफी — वह टूल जिस पर TSMC, Samsung और Intel सभी अपने सबसे आक्रामक नोड्स के लिए निर्भर करते हैं — फीचर प्रिंट करने के लिए 13.5 nm वेवलेंथ की रोशनी का उपयोग करती है, और यह एक ही exposure में एक घनी मेटल लेयर को परिभाषित कर सकती है। SMIC के पास EUV नहीं है। फाउंड्री DUV immersion स्कैनर्स के साथ काम करती है, जो 193 nm वेवलेंथ पर काम करते हैं, जैसा कि TechPowerUp ने N+3 के volume production milestone की अपनी कवरेज में पुष्टि की है।

वह वेवलेंथ का अंतर कोई राउंडिंग एरर नहीं है: 193 nm, 13.5 nm से चौदह गुना से भी अधिक लंबी है, और वेवलेंथ ही मूलभूत रूप से यह सीमित करती है कि आप एक शॉट में कितना छोटा फीचर रिज़ॉल्व कर सकते हैं।

इस बाधा का इंजीनियरिंग जवाब multi-patterning है। आप एक घनी लेयर को कई sequential exposures में विभाजित करते हैं, जिनमें से प्रत्येक अंतिम पैटर्न का एक उपसमूह प्रिंट करती है, फिर उन्हें align और combine करते हैं। Dr. Robert Castellano का सेमीकंडक्टर न्यूज़लेटर मूल चुनौती को सीधे समझाता है: अधिक पास misalignment की संभावना बढ़ाते हैं, जो yield loss के रूप में सामने आती है, यानी अधिक dies विफल होते हैं या down-binned हो जाते हैं। तंग metal pitch उस जोखिम को बढ़ाती है क्योंकि जब alignment अपूर्ण होती है तो भीड़भाड़ वाली वायरिंग अधिक आसानी से short या break होती है।

N+3 के साथ SMIC ने जो प्रदर्शित किया है वह यह है कि design-technology co-optimization, यानी DTCO, आक्रामक DUV multi-patterning के साथ मिलकर, केवल डेन्सिटी आयाम पर EUV के साथ अंतर को एक आश्चर्यजनक हद तक पाट सकता है। उस इंजीनियरिंग उपलब्धि की कीमत प्रोसेस जटिलता में चुकाई जाती है, नोड लेबल पर छपे नंबर में नहीं।

Teardown प्रोसेस गुणवत्ता के बारे में क्या उजागर करती है

SemiAnalysis रिपोर्ट metal pitch headline को बेलगाम नहीं चलने देती, और वह सटीकता ही इसे पढ़ने लायक बनाती है। उनका विश्लेषण पाता है कि N+3 आक्रामक DUV multi-patterning और DTCO के ज़रिए TSMC N6 की डेन्सिटी तक पहुँचता है, लेकिन इसकी कीमत जटिलता, दक्षता और प्रोसेस नियंत्रण में चुकाता है। N6 मौजूदा मानकों के हिसाब से leading-edge नोड नहीं है; एक अधिक विस्तृत प्रोसेस रूट के ज़रिए उसकी बराबरी करना वास्तविक प्रगति है, और इसे ऐसे ही पहचाना जाना चाहिए — साथ ही यह भी समझा जाना चाहिए कि यह क्या है।

सेमीकंडक्टर प्रोसेस तकनीक का अध्ययन करने वाले शिक्षार्थियों के लिए, Kirin 9030 teardown इस बात का एक मूल्यवान केस स्टडी है कि single-metric तुलनाएँ क्यों गुमराह करती हैं। एक चिप जो minimum metal pitch पर जीतता है, वह प्रति क्षेत्र ट्रांज़िस्टर डेन्सिटी, किसी दी गई frequency पर बिजली दक्षता, या manufacturing yield में पिछड़ सकता है। TechPowerUp नोट करता है कि SMIC N+3 पुराने N+2 नोड से एक पूरी पीढ़ी आगे है — जो 7nm-class प्रोसेस है जो Huawei के Ascend AI accelerators और infrastructure parts के लिए उपयोग की जाती है — इसलिए प्रगति वास्तविक है।

Teardown जो सबक सिखाती है वह यह है कि प्रोसेस तकनीक एक बहुआयामी समस्या है, और जो भी विश्लेषक, छात्र, या इंजीनियर इसे एक ही नंबर तक सीमित कर देता है, वह अधिकांश कहानी को मेज़ पर छोड़ देता है।

यह सेमीकंडक्टर इंजीनियरिंग सीखने वाले किसी के लिए क्यों मायने रखता है

SMIC N+3 की कहानी एक ऐसे सिद्धांत का व्यावहारिक प्रदर्शन है जो इंजीनियरिंग में लगातार सामने आता है: बाधाएँ रचनात्मकता को जन्म देती हैं। जब सीधा रास्ता उपलब्ध नहीं होता, तो इंजीनियर दूसरा रास्ता खोजते हैं, और कभी-कभी वह रास्ता ऐसी क्षमताओं को उजागर करता है जिन्हें पारंपरिक दृष्टिकोण ने छुपा रखा था। DUV multi-patterning को व्यापक रूप से scaling का एक dead end माना जाता था। N+3 teardown दिखाती है कि DTCO और प्रोसेस नियंत्रण में पर्याप्त निवेश के साथ, छत उससे कहीं ऊँची है जितनी कई लोगों ने मान ली थी।

यदि आप chip design, process engineering, या semiconductor manufacturing का अध्ययन कर रहे हैं, तो SemiAnalysis teardown पूरी पढ़ने लायक है। यह उस विश्लेषणात्मक अनुशासन का नमूना पेश करती है जो गंभीर प्रोसेस मूल्यांकन को headline-chasing से अलग करता है: सही चीज़ें मापें, जो पाया वह रिपोर्ट करें, और स्पष्ट रहें कि डेटा क्या सिद्ध नहीं करता।

AEI की लिथोग्राफी और chip self-sufficiency पर रिपोर्ट उपयोगी नीति संदर्भ प्रदान करती है कि ये manufacturing विकल्प व्यापक इंडस्ट्री परिदृश्य में कैसे फिट बैठते हैं।

अगली बात जो देखनी है वह यह है कि क्या SMIC N+3 स्केल पर yield सुधार सकता है, क्योंकि एक तंग metal pitch जो कम मात्रा में और उच्च लागत पर ship होती है, वह एक इंजीनियरिंग proof of concept है। वही pitch अधिक मात्रा और प्रतिस्पर्धी लागत पर shipping करना कुछ और ही होगा।