Qualcomm Huawei LogicFolding: desmontagem do Kirin 9050 Pro

A parte divertida de um desmonte é que o marketing não consegue negociar com um microscópio. Você pode chamar algo de lógica empilhada, mas, quando as fotos do die chegam à bancada, o silício começa a contar sua própria história. No Kirin 9050 Pro, essa história não é simplesmente duas placas de computação vestindo um sobretudo. É uma trama muito mais interessante envolvendo cache, I/O, ligação entre dies, patentes e a antiga arte da engenharia de fazer elétrons pegarem o corredor mais curto.

O acordo transforma encapsulamento em PI

A TechTimes informou que a Qualcomm licenciou as patentes de fabricação de chips LogicFolding da Huawei como parte de uma licença cruzada plurianual que cobre tecnologias de 5G, inteligência artificial, computação e redes. A Tom’s Hardware, citando a Bloomberg, informou que o acordo cobre patentes da Huawei por trás do LogicFolding, observando ao mesmo tempo que os anúncios de nenhuma das empresas citaram patentes específicas, o LogicFolding ou um chip que o utilize. Essa pequena omissão importa, porque o rastro comercial em documentos está fazendo uma valsa jurídica educada enquanto o desmonte faz flexões no estacionamento.

A Tom’s Hardware relata que o Kirin 9050 Pro já usa LogicFolding, e que o método divide quase todos os blocos entre dois dies unidos. O mesmo relatório diz que imagens do desmonte mostram que o die inferior contém principalmente cache e I/O. Essa é a especificação enterrada que tem dentes, porque complica a ideia casual de que todo die empilhado é um segundo motor de computação parafusado embaixo do primeiro.

@title Pilha do Kirin 9050 Pro
@source Tom's Hardware

  Kirin 9050 Pro
        │
  LogicFolding
        │
  Two bonded dies
        │
  Lower die
        │
  Mostly cache I O

@caption O desmonte aponta para uma pilha em que o die inferior não é principalmente computação.

O desmonte é a parte útil

A Tom’s Hardware informa que o Kirin 9050 Pro é usado no smartphone dobrável em três partes Huawei Mate XT 2, lançado em 7 de setembro. A lição importante de hardware não é o formato do telefone, por mais encantador que seja o origami de vidro dobrável. É a distribuição do trabalho dentro do encapsulamento: cache e I/O no die inferior podem fazer a pilha se comportar menos como um prédio de CPU de dois andares e mais como um elevador de carga para dados.

Pense em um floorplan tradicional de chip como um terminal de aeroporto espalhado, onde cada sinal arrasta uma mala de rodinhas entre portões distantes. O LogicFolding, conforme descrito pela Tom’s Hardware, mira uma transmissão de dados mais rápida como uma forma de contornar a falta de acesso da China a máquinas de litografia EUV. Se você não consegue encolher todos os corredores com as ferramentas de litografia mais novas, pode dobrar o mapa para que os cômodos que conversam o tempo todo fiquem mais próximos. Isso não é mágica; é higiene de interconexão, o motivo pouco glamouroso pelo qual muitos chips parecem rápidos, ou não.

Cache e I/O não são personagens secundários

A Tom’s Hardware diz que o die inferior parece ser principalmente cache e I/O, e é aqui que a expressão lógica empilhada fica escorregadia. Cache não é apenas armazenamento no sentido chato de um depósito. Ele é a gaveta de lanches do chip, o escritório de passaportes e a faixa de emergência, porque manter dados usados com frequência por perto pode impedir que os blocos de computação fiquem esperando como um carro esportivo preso atrás de um carro alegórico.

I/O é igualmente importante, porque processadores modernos passam uma quantidade absurda de sua vida movendo bits em vez de realizar aritmética heroica. Uma pilha que coloca I/O e cache na vizinhança vertical certa pode reduzir a dor de caminhos de sinal longos. É por isso que o desmonte é mais útil do que um slogan: ele mostra particionamento, não apenas empilhamento. O truque de engenharia é decidir o que fica em cima, o que fica embaixo e como impedir que o calor transforme o sanduíche inteiro em um panini lamentável.

O que eles não mencionaram na apresentação

A Tom’s Hardware informou anteriormente que a Huawei apresentou o LogicFolding e sua Lei de Escalonamento Tau na IEEE ISCAS 2026, em Xangai, com uma meta de densidade de transistores na classe de 1,4 nm até 2031 e um aumento declarado de 55% na densidade de transistores. Essas são grandes afirmações de roadmap, mas o desmonte do Kirin 9050 Pro é o artefato mais pé no chão, porque nos dá evidências físicas para discutir. Um portfólio de patentes é um mapa, uma apresentação é uma visita guiada, e uma foto do die é alguém abrindo o painel de serviço com uma lanterna.

Também há uma história de ferramentas se formando por baixo disso. A Tom’s Hardware informou que a Escola de Circuitos Integrados da Universidade de Pequim revelou um protótipo de ferramenta EDA adaptada ao LogicFolding, usando uma abordagem 3D verdadeira que otimiza um chip multicamadas como uma única estrutura vertical. Em testes iniciais com projetos de circuitos de código aberto, a universidade relatou uma redução de 30% no comprimento total dos fios internos, junto com melhorias em desempenho e gerenciamento térmico em comparação com fluxos de trabalho EDA convencionais. Esse é o lado de software do golpe: antes de empilhar os cofres, você precisa de uma planta que saiba que o prédio tem mais de um andar.

O que os observadores de chips devem acompanhar agora

A Tom’s Hardware informa que o acordo entre Qualcomm e Huawei ainda está sujeito a aprovação, e que a Qualcomm também pretende comprar patentes específicas da Huawei nos EUA em computação, IA, redes e outras tecnologias. A TechTimes informou que a Huawei espera que o valor total de seus acordos de licenciamento de patentes, incluindo o acordo com a Qualcomm, ultrapasse US$ 6,9 bilhões, segundo um porta-voz da empresa citado pela Bloomberg. Acompanhe as aprovações, as divulgações de patentes se elas se tornarem públicas e, acima de tudo, o próximo desmonte, porque afirmações sobre encapsulamento só viram lições de engenharia quando conseguimos ver onde os fios, o cache e o I/O realmente foram parar.

A conclusão prática é simples: lógica empilhada não significa automaticamente computação empilhada. Pode significar particionamento mais inteligente, rotas mais curtas e um encapsulamento que trata a movimentação de dados como o evento principal, e não como a tubulação que ninguém fotografa. Para construtores, analistas e qualquer pessoa que goste de uma boa revelação ao microscópio, a próxima pergunta não é apenas quem empilha dies. É quem empilha os blocos certos nos lugares certos, e depois impede que a conta térmica chegue como uma traição.