High Bandwidth Flash G1.5: Analyse von SK hynix Sandisk

Das Interessante an KI-Hardware auf der FMS 2026 war nicht noch ein glamouröses Foto eines weiteren Beschleunigers. Es war Flash-Speicher, der versuchte, sich durch den Dienstboteneingang zu schleichen und dabei ein Speicher-Namensschild trug. Das klingt nach einem kleinen Papierkram-Vergehen, bis man die Namen auf dem Klemmbrett bemerkt: SK hynix, Sandisk, UCIe, OCP und eine Speicherebene namens G1.5. Die alte Hierarchie war einfach genug, um sie mit einer schlechten Diner-Analogie zu erklären: DRAM ist die Theke, Flash ist der Vorratsraum, und die GPU ist der hungrige Koch am Grill, der nach Zutaten ruft. High Bandwidth Flash stellt eine freche Frage. Was wäre, wenn der Vorratsraum so nah an den Grill rückte, dass der Koch nicht mehr warten müsste?

Der Stack, den

SK hynix an den Rand zeichnete Laut Thomas Coughlin bei Forbes nutzten SK hynix und Sandisk die FMS Conference 2026, um Arbeiten an High Bandwidth Flash zu zeigen, die auf KI-Inferenz abzielen, nicht nur auf gewöhnlichen Speicherdurchsatz. Der wichtige Punkt war die Ebenen-Sprache von SK hynix: G0.5 für 3D-gestapelten DRAM, G1.5 für HBF und G2.5 für CXL-gepoolten Speicher, alles von Forbes als Teil eines Versuchs beschrieben, die xPU-Leistung zu optimieren. Das ist kein Marketing-Konfetti. Es ist eine Karte, die zeigt, wo die Speicherwand Risse bekommt. Der eigene Newsroom von SK hynix sagte, das Unternehmen und Sandisk hätten über OCP den ersten offenen HBF-Standard veröffentlicht, mit bis zu 512GB Kapazität, bis zu 3TB/s Bandbreite und UCIe-Unterstützung. Diese Kombination verrät, worum es geht. Flash soll nicht mehr nur brav hinter einem Storage-Controller sitzen; es wird in das Chip-zu-Chip-Gespräch eingeladen, und genau dort entsteht das teure Warten.

Die versteckte Spezifikation ist nicht Kapazität, sondern Nähe

Forbes berichtet, dass die erste HBF-Spezifikation Kapazitäten bis zu 512GB und Bandbreiten von 0.4TB/s bis 3.0TB/s umfasst und UCIe-Interconnect nutzt. Die Kapazitätszahl ist das glänzende Schmuckstück in der Vitrine, aber der Interconnect ist der Fluchtwagenfahrer. UCIe ist wichtig, weil es HBF weniger wie eine entfernte SSD und mehr wie eine benachbarte Speicherebene erscheinen lässt, nah genug, um zu verändern, wie Inferenzsysteme bereitgestellt werden. Warum sollte dich das interessieren, wenn du KI-Infrastruktur baust oder kaufst? Weil die Kosten für Inferenz oft davon abhängen, wie lange Beschleuniger nützliche Arbeit leisten, statt darauf zu warten, dass Bytes mit einem winzigen Koffer und schlechter Laune auftauchen. Forbes berichtete außerdem, dass HBF in der KI-Inferenz im Vergleich zu HBM eine 2-fache GPU-Effizienz demonstrierte. Behandle das als eine Behauptung, die man durch unabhängige Systemtests beobachten sollte, aber sie erklärt, warum Ideen rund um Storage-Class Memory mit frischen Schuhen wieder in den KI-Stack schleichen.

Sandisk bringt NAND zu einem DRAM-Messerkampf

The Elec berichtete, dass Sandisk am 6. Aug. ankündigte, auf der FMS 2026 KI-fokussierte NAND-Technologien vorzustellen, darunter HBF. Forbes liefert die interessantere Zerlegungsebene: Sandisk zeigte BiCS8- und BiCS10-NAND-Technologien und positionierte HBF als nichtflüchtigen Speicher mit hoher Kapazität und hoher Leistung, der HBM in manchen Rollen ergänzen oder ersetzen könnte. Das ist eine mutige Aufgabe für Flash, das historisch eher wie das geduldige Maultier des Rechenzentrums behandelt wurde. SK hynix sagte außerdem, sein 375-Layer-4D-NAND sei 2.5-mal energieeffizienter. Energieeffizienz ist der Punkt, an dem die Tabelle aufhört, langweilig zu sein, und anfängt, dem CFO ins Ohr zu flüstern. Wenn Flash eine große, nahe Speicherebene bereitstellen kann, ohne die Platine in eine Panini-Presse zu verwandeln, bekommen Designs für Model Serving einen neuen Drehknopf, statt einfach nur mehr HBM zu kaufen.

Die GPU will keinen Aufpasser

Chris Mellor von Blocks & Files fing dieselbe architektonische Stimmung von einem anderen Gang der FMS ein und berichtete, dass DDN und Nvidia eine Methode testen, bei der die GPU Daten selbst anfordern kann, statt zuerst die CPU darum zu bitten, sie zu holen. Blocks & Files sagte, der Ansatz nutze Nvidias SCADA-Architektur mit DDNs Infinia-Plattform, mit dem Ziel, einen Schritt zu entfernen und Leerlaufzeit zu reduzieren. Andere Leitungen, gleiche Lektion: Die Branche greift die tote Luft zwischen Beschleunigerbedarf und Datenankunft an. Sprechen wir über das, was sie nicht auf eine Keynote-Folie setzen mussten. Die Speicherhierarchie wird weniger wie ein ordentliches Wohnhaus und mehr wie ein Casino-Raub, bei dem jede Ebene versucht, näher am Tresor zu stehen, bevor der Alarm losgeht. HBM bleibt der Premium-Tisch. HBF ist der verdächtig gut gekleidete Komplize, der Kapazität und Bandbreite an einem Ort anbietet, an dem Flash normalerweise nicht stehen durfte.

Worauf man nach der

FMS achten sollte Forbes beschreibt HBF als mögliche Ergänzung oder Ersatz für HBM in der KI-Inferenz, während SK hynix G1.5 zwischen 3D-gestapeltem DRAM und CXL-gepooltem Speicher einordnet. Diese Mittelposition ist die ganze Geschichte. Sie deutet darauf hin, dass zukünftige Inferenzserver weniger allein nach Spitzen-Rechenleistung beurteilt werden könnten, sondern stärker danach, wie intelligent sie Daten über HBM, HBF, DRAM und gepoolten Speicher verteilen. Für Leserinnen und Leser ist der praktische Schritt einfach: Beobachtet den Software-Stack, nicht nur die Paketfotos. Wenn Frameworks, Laufzeiten und Systemanbieter die richtigen Inferenzdaten in der richtigen Ebene platzieren können, wird HBF zu nützlichem Engineering. Wenn sie das nicht können, wird es ein weiteres ausgezeichnetes Datenblatt auf der Suche nach einer Workload. Und ja, achtet auf die Temperaturen, denn thermisches Drosseln ist der Ort, an dem elegante Speicherdiagramme euch verraten.